実践UVM入門―検証のためのSystem Verilogクラスライブラリー [単行本]

実践UVM入門―検証のためのSystem Verilogクラスライブラリー の 商品概要

• 要旨（「BOOK」データベースより）

  待望の入門書。コンポーネント間通信、クラスライブラリー、検証コンポーネント開発。多数のサンプルコードと環境構築例で、実践的な知識が身につく１冊！

• 目次（「BOOK」データベースより）

  第１章　概要
  第２章　ＴＬＭ
  第３章　ＵＶＭクラスライブラリーの基礎
  第４章　ＵＶＭ検証コンポーネントの開発
  第５章　ＵＶＭ検証環境構築例
  第６章　補足

• 出版社からのコメント

  UVMの基礎から検証環境開発まで、多数のサンプルコードや構築例とともに解説。

• 内容紹介

  SystemVerilogとともに、近年のハードウェア検証に必要不可欠となっているUVM(Universal Verification Methodology)。複雑な言語仕様をわかりやすく解説した、待望の入門書！
  
  UVMの理解に不可欠なSystemVerilogの知識を押さえつつ、コンポーネント間通信（TLM）、クラスライブラリー、検証コンポーネント開発といった実務に欠かせないことがらを、開発例とともに丁寧にひもときます。
  
  サンプルコードや検証環境の構築例も多数掲載。手を動かしながら実践で役立つ知識が身につけられるよう工夫されています。
  
  【目次】
  第1章　概要
  第2章　TLM
  第3章　UVMクラスライブラリーの基礎
  第4章　UVM検証コンポーネントの開発
  第5章　UVM検証環境構築例
  第6章　補足

• 著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）

  篠塚 一也(シノズカ カズヤ)
  １９７２年名古屋大学理学研究科数学修士課程修了。現在、（有）アートグラフィックスＥＤＡ開発部アーキテクト。専門分野は言語設計、コンパイラー開発、ＲＴＬ論理合成、Ｓｙｓｔｅｍ　Ｖｅｒｉｌｏｇ設計・検証ツール開発

• 著者について

  篠塚 一也 (シノヅカ カズヤ)
  (有)アートグラフィックス

実践UVM入門―検証のためのSystem Verilogクラスライブラリー の商品スペック