検証のためのSystemVerilogプログラミング [単行本]

検証のためのSystemVerilogプログラミング の 商品概要

• 要旨（「BOOK」データベースより）

  効率的・厳密な検証作業のために。多数のサンプルコードと開発例で、実践的なプログラミング技術が身につく１冊！

• 目次

  第1章　概要
  第2章　データタイプ
  第3章　プロセス
  第4章　プロセス間通信機能
  第5章　タスクとファンクション
  第6章　インターフェース
  第7章　クラス
  第8章　ランダムスティミュラスの生成
  第9章　UVM
  第10章　ファンクショナルカバレッジ
  第11章　パッケージの開発法
  第12章　テストベンチ

• 出版社からのコメント

  SystemVerilogのプログラミング技術を詳説。効率的な記述法や、厳密な検証方法を学びたい方におすすめの1冊。

• 内容紹介

  ハードウェア検証に欠かせないSystemVerilogのプログラミング技術を、膨大で複雑な仕様書を丁寧に紐解きながら解説します。
  
  データタイプの基本的な使用法をはじめとして、並列処理、インターフェースやクラスの使用法などからUVM，ファンクショナルカバレッジといった実践的な応用例まで、ハードウェア検証の話題が幅広く網羅されています。
  
  複雑な検証機能やわかりにくい仕様も、コードで手を動かしながらつまずくことなく学べるよう工夫されています。それだけでなく、パッケージの開発例やテストベンチの構築例など、実践的なコードも多数掲載されています。
  
  SystemVerilogのより効率的な記述法や、厳密な検証方法を学びたい方におすすめの1冊です。

• 著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）

  篠塚 一也(シノズカ カズヤ)
  最終学歴：１９７２年名古屋大学理学研究科数学修士課程修了。現在、（株）アートグラフィックスＥＤＡ開発部アーキテクト。専門分野：言語設計、コンパイラー開発、ＲＴＬ論理合成、ＳｙｓｔｅｍＶｅｒｉｌｏｇ設計・検証ツール開発

• 著者について

  篠塚 一也 (シノヅカ カズヤ)
  (有)アートグラフィックス

検証のためのSystemVerilogプログラミング の商品スペック