人工知能チップ回路入門 [単行本]

人工知能チップ回路入門 [単行本] の 商品概要

• 目次

  1．人工知能処理とLSI
  1.1　AIチップが切り拓く未来
  1.2　情報処理用集積回路とAIチップ
  1.3　人工知能（AI）処理と集積回路
  1.4　エッジAI処理
  1.5　本書で述べる内容と構成
  1.6　まとめ
  2．人工知能LSIの構成要素と基本電子回路
  2.1　脳の情報処理およびニューラルネットワークとAIチップ
  2.2　人工知能LSI（AIチップ）の構成要素
  　2.2.1　人工ニューロン
  　2.2.2　人工ニューロンでの処理と人工ニューラルネットワーク
  　2.2.3　積和演算
  　2.2.4　非線形変換演算
  　2.2.5　アナログ回路とデジタル回路
  2.3　基本的な電子回路ブロック
  　2.3.1　CMOSデジタル回路
  　2.3.2　デジタル回路ブロック
  　2.3.3　アナログ回路ブロック
  2.4　まとめ
  3．人工知能集積回路の基本構成とさまざまなニューラルネットワーク
  3.1　ニューラルネットワーク推論機能LSI化の構成
  　3.1.1　ニューラルネットワークの表現力
  　3.1.2　推論機能の基本的なLSI回路化
  3.2　ニューラルネットワーク学習機能LSI化の構成
  　3.2.1　ニューラルネットワークの学習
  　3.2.2　誤差逆伝搬法概説
  3.3　ニューラルネットワークの構造
  　3.3.1　フィードフォワードネットワーク
  　3.3.2　畳み込みニューラルネットワーク
  　3.3.3　リカレントニューラルネットワーク
  　3.3.4　ホップフィールドネットワーク
  　3.3.5　ボルツマンマシン
  3.4　より進んだニューラルネットワークの構造とLSI化
  3.5　まとめ
  4．人工知能LSIの低電力化・高性能化
  4.1　エッジAIにおける集積回路
  4.2　スパースニューラルネットワーク
  4.3　低ビット精度ニューラルネットワーク
  　4.3.1　低精度への変換方法
  　4.3.2　二値化，XNOR-ネット，三値化
  　4.3.3　学習時の課題
  4.4　ハードウェア最適化とFPGA
  　4.4.1　ハードウェア最適化
  　4.4.2　FPGA
  4.5　高性能人工知能処理LSI
  　4.5.1　スパイキングニューラルネットワーク
  　4.5.2　超並列行列演算
  4.6　学習機能の搭載
  4.7　量子コンピュータ
  4.8　人工知能LSIと脳型コンピュータ
  4.9　まとめ
  5．半導体メモリとコンピューティング
  5.1　コンピューティングにおけるメモリの役割
  　5.1.1　コンピューティングとメモリ
  　5.1.2　メモリの階層構造
  　5.1.3　半導体メモリの分類
  　5.1.4　不揮発性メモリの不揮発性原理
  5.2　半導体メモリの基本回路構成
  5.3　各種の半導体メモリ
  　5.3.1　揮発性メモリ
  　5.3.2　不揮発性メモリ
  5.4　まとめ
  6．ニアメモリコンピューティングとインメモリコンピューティング
  6.1　ニアメモリコンピューティング
  　6.1.1　構成と効果
  　6.1.2　大容量混載メモリ
  　6.1.3　演算回路とメモリの3次元実装
  　6.1.4　規格例
  6.2　インメモリコンピューティング
  　6.2.1　基本構成と動作
  　6.2.2　SRAMを用いた構成
  　6.2.3　DRAMを用いた構成
  　6.2.4　RRAMおよび不揮発RAMを用いた構成
  6.3　まとめ
  7．組合せ最適化問題とイジングマシン
  7.1　イジングモデル
  　7.1.1　強磁性体とイジングモデル
  　7.1.2　組合せ最適化問題とイジングモデル
  　7.1.3　QUBO：制約なし二値変数2次形式最適化
  　7.1.4　全結合型イジングモデル
  　7.1.5　イジングモデルにおける最小エネルギー状態探索方法
  7.2　イジングマシン
  　7.2.1　量子イジングマシン
  　7.2.2　CMOS集積回路によるイジングマシン
  　7.2.3　隣接結合イジングマシンと全結合イジングマシン
  　7.2.4　イジングモデルにおける同時スピン更新
  7.3　イジングマシンLSIの構成要素
  7.4　イジングマシンが応用される問題例
  7.5　まとめ
  8．全結合型イジングマシンLSI構成例
  8.1　全結合型と隣接結合型
  8.2　全結合型イジングマシンのLSI化のための基本構成
  　8.2.1　基本構成
  　8.2.2　シミュレーティッドアニーリング
  8.3　全結合型イジングマシンLSIチップの構成例
  　8.3.1　分離アレー型全結合型
  　8.3.2　相互作用セルの配置方式
  　8.3.3　スピンスレッド方式
  　8.3.4　複数スピンの同時更新
  　8.3.5　512スピン全結合イジングマシン
  8.4　スケーラブル化の構成例
  　8.4.1　スケーラブル化
  　8.4.2　スケーラブル化具体構成例
  　8.4.3　スケーラブル全結合型イジングマシンの実装例
  8.5　全結合型スケーラブルイジングマシンを用いた求解例
  8.6　まとめ
  9．今後の展開
  9.1　人工知能LSIシステムの発展
  　9.1.1　人工知能LSIシステム
  　9.1.2　人工知能LSIシステムの発展に影響を与える技術分野
  9.2　LSI技術の発展
  　9.2.1　半導体加工技術・デバイス技術・新材料・新機能
  　9.2.2　光素子技術など
  9.3　まとめ
  引用・参考文献
  索引

• 出版社からのコメント

  AIとニューラルネットワークによる情報処理専用の集積回路「人工知能チップ」の原理から最新の開発例や動向までを追った入門書。

• 内容紹介

  【対象読者と位置づけ】
  人工知能（AI）の発展が社会に深い影響を与えている中、成長基幹産業である半導体や集積回路に興味を持ち、その知識をもとに特に発展が期待されるエッジ側での人工知能処理に関心のある若手技術者や学生の皆さんへの手頃なページ数の入門書である。
  
  【書籍の特徴と構成】
  人が知的と感じる情報処理を行う技術であるAIによる処理は、深層学習の成功以降、脳の神経回路を人工的に再現することをめざしたニューラルネットワークを用いた処理と一体化して発展している。また、LSIチップ（大規模集積回路）および半導体メモリの技術発展は、より高速、高電力効率、低コストにてAI処理を実行する上で重要である。
  本書では、このAI処理専用の集積回路「人工知能チップ」について、３つの面から入門レベルの内容を学ぶ。本書によって、より専門的な技術内容の理解や関連論文を読むのに必要な知識を得ることができる。
  
  １．人工知能チップ回路の構成(２章～４章)
  ニューラルネットワークを電子回路で組むのが人工知能チップ回路となる。ニューラルネットワークの基本的な説明から始め、電子回路の基本も概説した上で、回路ブロックレベルで人工知能チップの構成を示していく。多数の演算ユニットを搭載し並列処理が可能な構成となっている。また、エッジでの展開をめざして、人工知能チップの低電力化・高性能化の技術を述べる。
  
  ２．半導体メモリとコンピューティング(５章、６章)
  人工知能チップの高性能化に重要であるニアメモリコンピューティング、インメモリコンピューティング技術を紹介する。今後の発展が期待されている分野である。ここでは、半導体メモリの基礎説明から始める。次に主要な各種メモリを解説し、これらを人工知能チップへ適用する手法の初歩を述べる。
  
  ３．組み合わせ最適化問題を解く全結合型イジングマシン(７章、８章)
  社会の至る所で課題となる組み合わせ最適化問題を解く全結合型イジングマシンは、ニューラルネットワークのひとつであるホップフィールドネットワークと同じ構成となる。この全結合型イジングマシンのLSI実装を詳細に示し、人工知能チップの高性能化を考えるための具体例として示していく。同時に、その重要性から開発が進む全結合型イジングマシンそのものの理解も深める。
  
  図書館選書
  AIとニューラルネットワークによる情報処理専用の集積回路「人工知能チップ」について，原理から最新の開発例や動向までを追った入門書。AI処理の高速化・効率化・低電力化に必須のハードウェア技術を紹介する。

• 著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）

  河原 尊之(カワハラ タカユキ)
  １９８３年九州大学理学部物理学科卒業。２０１７年科学技術分野の文部科学大臣表彰

人工知能チップ回路入門 [単行本] の商品スペック