AI半導体のチップレット・パッケージング戦略 調査レポート [単行本]

AI半導体のチップレット・パッケージング戦略 調査レポート の 商品概要

• 目次

  第1章　AI時代における半導体後工程の重要性
  　1.1 AIの巨大化と計算需要の変容
  　1.2 微細化限界と後工程へのシフト
  　1.3 チップレット化と先進パッケージングの台頭
  　1.4 システム要求の高度化と後工程の拡張
  　1.5 本書における第1章の位置づけ
  第2章　AI向け先進パッケージングの全体像
  　2.1 概要
  　　（1） AIワークロード増大とメモリ帯域の限界
  　　（2） AI向けパッケージングの分類
  　　（3） インターポーザ・RDLの基礎と役割
  　　（4） AIアクセラレータに求められるパッケージ要件
  　　（5） AI向け先端パッケージの技術トレンド
  　2.2 実地例
  　　（1） TSMCの主要技術（CoWoS/InFO/SoIC）
  　　（2） IntelのEMIB/Foverosの実例
  　　（3） SamsungのI-Cube/X-Cubeの事例
  　　（4） AIアクセラレータの実例（NVIDIA・AMD）
  　　（5） クラウド事業者のAIチップ（Google/AWS）の例
  第3章　チップレット統合技術とインターポーザ
  　3.1 概要
  　　（1） チップレットアーキテクチャの背景
  　　（2） インターポーザの役割（接続・電気・熱）
  　　（3） 2.5D/3D実装方式の分類
  　　（4） 主要企業の技術比較（TSMC/Intel/Samsung）
  　　（5） AI・HPCにおける採用理由と設計要求
  　3.2 実地例
  　　（1） TSMCの実装例：CoWoS/InFO/SoIC
  　　（2） Intelの実装例：EMIB/Foveros
  　　（3） Samsungの実装例：I-Cube/X-Cube
  　　（4） AIアクセラレータの実例（NVIDIA・AMD）
  　　（5） クラウド事業者のAIチップ（Google/AWS）の例
  　　（6） まとめ
  第4章　HBMとロジックの高帯域接続技術
  　4.1 概要
  　　（1） HBMが必要となった背景：AIワークロードとメモリ壁
  　　（2） HBMの構造と進化：HBM2E→HBM3→HBM3E→HBM4
  　　（3） ロジック-HBM接続の方式：2.5D/3Dが不可欠
  　　（4） 電気・信号・電力設計（SI/PI）とPDNの課題
  　　（5） 熱設計と冷却：HBM統合の最大の壁
  　　（6） 主要企業によるHBM統合方式（実例比較）
  　　（7） AI・HPC時代におけるHBMの戦略的重要性
  　　（8） チップレットとHBMの関連について
  　4.2 実地例
  　　（1） NVIDIA H100/H200：HBM3EとCoWoSの代表例
  　　（2） AMD Instinct MI300：2.5D＋3Dハイブリッド実装
  　　（3） Intel Gaudi3/Ponte Vecchio：EMIB＋Foveros
  　　（4） Samsung I-Cube/X-Cube：HBM統合の2.5D＋3D
  　　（5） Google TPU v4/v5e：クラウド最適化HBM構造
  第5章　先端配線・TSV・微細バンプ技術
  　5.1 概要
  　　（1） 先端配線技術（RDL・ファンアウト系）
  　　（2） TSV（Through-Silicon Via）技術
  　　（3） 微細バンプ技術（マイクロバンプ→ハイブリッドボンディング）
  　　（4） 上記（1）,（2）,（3）の3技術がAI・チップレット時代にもたらす構造転換
  　　（5） 将来の方向性（sub-µm RDL・Cu-Cu 3D・高アスペクトTSV）
  　　（6） 主要企業によるHBM統合方式（実例比較）
  　　（7） AI・HPC時代におけるHBMの戦略的重要性
  　　（8）チップレットとHBMの関連について
  　5.2 実地例
  　　（1） HBM（High Bandwidth Memory）スタックにおけるTSV実装
  　　（2） AIアクセラレータ（GPU/専用AIチップ）の2.5D/3Dパッケージ
  　　（3） Chiplet-Based Architectureにおける微細バンプ技術
  　　（4） シリコンインターポーザー（2.5D Integration）の実用化
  　　（5） Hybrid Bonding（ハイブリッドボンディング）の活用事例
  第6章　電力とシグナルインテグリティの最適化技術（PDN/SI/PI）
  　6.1 概要
  　　（1） PDN（Power Delivery Network）の最適化
  　　（2） SI（Signal Integrity）の最適化
  　　（3） PI（Power Integrity）の最適化
  　　（4） チップレット化によるPDN/SI/PIの新たな課題
  　　（5） パッケージレベルでの総合最適化
  　6.2 実地例
  　　（1） PDN最適化（IR Drop/インダクタンス低減）
  　　（2） SI（Signal Integrity）最適化
  　　（3） PI（Power Integrity）最適化
  　　（4） チップレット化がもたらすPDN/SI/PIの新課題
  　　（5） パッケージ全体（電気＋熱）統合最適化の実例
  第7章　熱設計・放熱・冷却技術の最前線
  　7.1 概要
  　　（1） 主な課題
  　　（2） チップレベルの熱設計（μm～mmスケール）
  　　（3） パッケージ・HBM含む積層3D熱対策（mm～cmスケール）
  　　（4） システム冷却技術（空冷→液冷→直接冷却）
  　　（5） データセンター/ラックの熱アーキテクチャ最前線
  　　（6） チップレットと熱設計・放熱・冷却技術の関連について
  　　（7） 今後の展望（技術潮流）
  　　（8） まとめ
  　7.2 実地例
  　　（1） NVIDIA：高出力GPU向け液冷（DLC）＋HBM放熱設計
  　　（2） Intel：Foveros 3D-IC冷却＋マイクロ流路統合研究
  　　（3） AMD：Instinctシリーズの液冷サーバー向け設計
  　　（4） Google/Meta：データセンターレベルでの液冷標準化
  　　（5） TSMC：CoWoS・先端パッケージ熱ソリューション
  　　（6） 日本企業の実地参入例（重要）
  　　（7） まとめ
  第8章　後工程における信頼性・歩留まり改善技術
  　8.1 概要
  　　（1） 後工程における主要信頼性課題主な課題
  　　（2） 歩留まり改善に向けた設計段階（DFx）技術
  　　（3） 封止・実装プロセスの信頼性改善技術
  　　（4） 反り（Warpage）制御技術
  　　（5） パッケージ信頼性試験と解析技術
  　　（6） AI/データ活用による後工程歩留まり改善
  　　（7） 先端パッケージ（2.5D/3D）特有の信頼性課題と解決策
  　　（8） チップレット化と歩留まり改善について
  　　（9） まとめ
  　8.2 実地例
  　　（1） TSMC：CoWoSにおけるRDL・UFボイド不良
  　　（2） Samsung：HBMの反り（Warpage）とバンプ接続不良率低下
  　　（3） Intel：Foveros（3D積層）におけるHybrid Bonding不良
  　　（4） ASE/Amkor：Fan-OutパッケージのRDLクラック問題
  　　（5） Micron/SK hynix：HBMのTSV周辺クラック（後工程の典型例）
  　　（6） 総括：企業事例から見える構図
  　　（7） まとめ
  第9章　AI時代のテスト技術～KGD保証とインターポーザテスト～
  　9.1 概要
  　　（1） AI時代におけるテストの位置づけの変化
  　　（2） KGD（Known Good Die）保証の重要性
  　　（3） インターポーザテストの必要性
  　　（4） インターポーザテスト技術の具体例
  　　（5） AI時代に求められるDFT（Design for Test）
  　　（6） テストコストと歩留まりのトレードオフ
  　　（7） チップレット化とテスト技術について
  　　（8） まとめ
  　9.2 実地例
  　　（1） TSMC：AI向けCoWoSにおけるKGD保証の実地例
  　　（2） NVIDIA：KGD前提のチップレット統合戦略
  　　（3） Intel：Foverosにおける3D積層前テストの実地例
  　　（4） TSMC/OSAT(Outsourced Semiconductor Assembly and Test)：インターポーザ単体テストの実地例
  　　（5） HBMメーカー（SK hynix/Micron）：積層前メモリテストの実地例
  第10章　後工程向け材料技術の進化
  　10.1 概要
  　　（1） 封止材料（モールド樹脂）の進化
  　　（2） アンダーフィル材料の高度化
  　　（3） インターポーザ・配線材料の進化
  　　（4） 熱対策材料（TIM・放熱材料）の進化
  　　（5） 信頼性・環境対応材料の進化
  　　（6） 将来、チップレットはどう進化していくか
  　　（7） 将来の本質的な変化
  　　（8） まとめ
  　10.2 実地例
  　　（1） 味の素：ABF材料による先端パッケージ支援
  　　（2） 住友ベークライト：封止材料・成形材料の進化
  　　（3） 日立化成（現：レゾナック）：多機能材料による後工程最適化
  　　（4） まとめ：後工程材料は「実装技術の主役」へ
  第11章　光電融合I/Oと次世代パッケージアーキテクチャ
  　11.1 概要
  　　（1） 光電融合I/Oとは何か
  　　（2） なぜ今、光電融合が必要なのか
  　　（3） 次世代パッケージアーキテクチャへの影響
  　　（4） 技術的・産業的課題
  　　（5） まとめ
  　11.2 実地例
  　　（1） Intel：光I/Oチップレット（OCI）
  　　（2） Ayar Labs：光I/Oスタートアップ
  　　（3） NTT：光電融合基盤構想
  　　（4） NVIDIA・TSMC：次世代パッケージとの融合
  　　（5） まとめ：次世代パッケージアーキテクチャの本質
  第12章　まとめ：後工程ロードマップとAIハードウェアの将来
  　12.1 後工程技術の進化ロードマップ（2030年代に向けて）
  　　（1） チップレット統合の本格普及
  　　（2） 2.5D/3Dパッケージの高度化
  　　（3） 光電融合I/Oの初期実用化
  　12.2 2040年代に向けたAIハードウェアの将来像
  　　（1） 「演算中心」から「接続中心」アーキテクチャへ
  　　（2） ディスアグリゲート化と柔軟な資源配置
  　　（3） 光と電気の融合が前提となる実装技術
  　12.3 技術的・産業的課題
  　　（1） 技術成熟度と量産性
  　　（2） 設計と実装の分業構造の限界
  　　（3） 人材と知識基盤の不足
  　12.4 まとめ

• 出版社からのコメント

  新たな半導体製造技術と注目の「チップレット」調査レポート第3弾！AI時代の半導体戦略、先進パッケージング等の動向を解説！

• 内容紹介

  新たな半導体製造技術として注目の「チップレット」、好評につき調査レポート第3弾が登場！
  ◆主戦場が後工程へ移行していくAI時代の半導体戦略を詳細に報告！
  ◆競争優位と投資機会をうながすチップレットと先進パッケージングの動向がわかる！
  ◆半導体とその実装技術、AIハードウェアの全体像を理解したい方必見の1冊！
  
  【主な目次】
  第1章　AI時代における半導体後工程の重要性
  第2章　AI向け先進パッケージングの全体像
  第3章　チップレット統合技術とインターポーザ
  第4章　HBMとロジックの高帯域接続技術
  第5章　先端配線・TSV・微細バンプ技術
  第6章　電力とシグナルインテグリティの最適化技術（PDN/SI/PI）
  第7章　熱設計・放熱・冷却技術の最前線
  第8章　後工程における信頼性・歩留まり改善技術
  第9章　AI時代のテスト技術～KGD保証とインターポーザテスト～
  第10章　後工程向け材料技術の進化
  第11章　光電融合I/Oと次世代パッケージアーキテクチャ
  第12章　まとめ：後工程ロードマップとAIハードウェアの将来

• 著者について

  山本 隆浩 (ヤマモト タカヒロ)
  【編著者】
  山本 隆浩（半導体技術コンサルタント『サーフテクノロジー』代表）

AI半導体のチップレット・パッケージング戦略 調査レポート の商品スペック