図解入門 よくわかる最新半導体プロセスの基本と仕組み(第3版)（秀和システム） [電子書籍]

図解入門 よくわかる最新半導体プロセスの基本と仕組み(第3版)（秀和システム） の 商品概要

• 要旨（「BOOK」データベースより）
  微細化を阻む壁は三次元実装で突破。半導体製造工程がスッキリとわかる！
  目次
  第1章　半導体プロセスの基本を理解する
  1-1 ひとつかみで見る半導体プロセス
  1-2 前工程と後工程の違いとは
  1-3 循環型の前工程半導体プロセス
  1-4 フロントエンドとバックエンド
  1-5 シリコンウェーハとは
  1-6 シリコンウェーハはどのように作られるか
  1-7 シリコンの性質とは？
  1-8 シリコンウェーハに求められる清浄度
  1-9 半導体ファブでどのように使用されるか
  1-10 大口径化が進むシリコンウェーハ
  1-11 製品化につながる後工程
  1-12 後工程で使用されるプロセスとは
  第2章　前工程のプロセスフロー
  2-1 微細化を追求する前工程プロセス
  2-2 一括でチップを作製する前工程
  2-3 “待った”のないプロセスで必要な検査・モニタリング
  2-4 多層配線プロセスの依存する先端ロジック
  2-5 前工程のファブとは
  2-6 ファブのライン構成、ベイ方式とは
  2-7 ファブでは歩留まりの早期立ち上げが必要
  第3章　洗浄・乾燥ウェットプロセス
  3-1 常に清浄面を保つ洗浄プロセス
  3-2 洗浄の手法・メカニズム
  3-3 洗浄の基本といえばRCA洗浄
  3-4 新しい洗浄方法
  3-5 バッチ方式と枚葉式との違い
  3-6 スループットが重要な洗浄プロセス
  3-7 洗浄後に欠かせない乾燥プロセス
  3-8 新しい乾燥プロセス
  3-9 ウェットプロセスとドライ洗浄
  第4章　イオン注入・熱処理プロセス
  4-1 不純物を打ち込むイオン注入技術
  4-2 高真空が必要なイオン注入プロセス
  4-3 目的で使い分けるイオン注入プロセス
  4-4
  イオン注入後の結晶回復熱処理とは
  4-5 色々な熱処理プロセス
  4-6 最新のレーザアニールプロセス
  4-7 LSI製造とサーマルバジェット
  第5章　リソグラフィープロセス
  5-1 下絵を描くリソグラフィープロセス
  5-2 リソグラフィープロセスは写真が基本
  5-3 微細化を発展させた露光技術の発展
  5-4 マスクとペリクル
  5-5 印画紙にあたる感光性レジスト
  5-6 感光性樹脂を塗布するコータ
  5-7 露光後に必要な現像プロセス
  5-8 不要なレジストを除去するアッシングプロセス
  5-9 液浸露光技術の現状
  5-10 ダブルパターニングとは
  5-11 更に微細化を追求するEUV技術
  第6章　エッチングプロセス
  6-1 エッチングプロセスフローと寸法変換差
  6-2 色々な手法があるエッチングプロセス
  6-3 エッチングプロセスに欠かせないプラズマとは？
  6-4 RF（高周波）印加方式による違いとは？
  6-5 異方性のメカニズム
  6-6 ドライエッチングプロセスの現状
  第7章　成膜プロセス
  7-1 LSIの機能に欠かせない成膜プロセス
  7-2 色々な手法がある成膜プロセス
  7-3 下地形状に影響する成膜プロセス
  7-4 ウェーハを直接酸化する酸化プロセス
  7-5 熱CVDとプラズマCVD
  7-6 金属膜に必要なスパッタリング
  7-7 Cu（銅）配線に欠かせないメッキプロセス
  7-8 low-k（低誘電率膜）にも使用する塗布プロセス
  7-9 high-kゲートスタックプロセスの現状
  7-10 Cu/low-kプロセスの現状
  第8章　平坦化（CMP）プロセス
  8-1 多層配線に欠かせ
  
  
  ないCMPプロセス
  8-2 先端リソグラフィーを生かすCMPプロセス
  8-3 ウェットプロセス回帰のCMPプロセス
  8-4 消耗部材の多いCMPプロセス
  8-5 CMPの平坦化メカニズム
  8-6 Cu/low-kに応用するCMPプロセス
  8-7 課題も山積のCMP装置・プロセス
  第9章　後工程のプロセスフロー
  9-1 良品を選別するプロービング
  9-2 ウェーハを薄くするバックグラインド
  9-3 チップに切り出すダイシング
  9-4 チップを貼り付けるダイボンディング
  9-5 電気的につなぐワイヤボンディング
  9-6 チップを収納するモールディング
  9-7 製品のためのマーキング・リードフォーミング
  9-8 最終の検査工程
  第10章　後工程の最新技術
  10-1 ワイヤなしで接続するワイヤレスボンディング
  10-2 リードフレーム不要のBGA
  10-3 多機能化を目指すSiP
  10-4 リアルチップサイズのウェーハレベルパッケージ
  第11章半導体プロセスの今後の動向　
  11-1 ロードマップと“オフ”ロードマップ
  11-2 岐路に立つ半導体プロセスの微細化
  11-3 モア・ムーアを実現する最新NGL動向
  11-4 EUV技術動向（トップダウン）
  11-5 Alternative Lithographyの動向（ボトムアップ）
  11-6 ウェーハの450mm化の動向
  11-7 今後の半導体ファブ
  11-8 チップを貫通するTSV（スルー・シリコン・ビア）
  11-9 微細化に挑戦の三次元実装
  
  
  著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）
  佐藤 淳一(サトウ ジュンイチ)
  京都大学大学院工学研究科修士課程修了。１９７８年、東京電気化学工業（株）（現ＴＤＫ）入社。１９８２年、ソニー（株）入社。一貫して、半導体や薄膜デバイス・プロセスの研究開発に従事。この間、半導体先端テクノロジーズ（セリート）創立時に出向、長崎大学工学部非常勤講師などを経験。テクニカルライターとして活動。応用物理学会員
  著者について
  佐藤淳一 (サトウ ジュンイチ)
  京都大学大学院工学研究所修士課程修了。
  1978年、東京電気化学（株）（現TDK）入社。
  1982年、ソニー（株）入社。一貫して、半導体や薄膜デバイス・プロセスの研究開発に従事。この間、半導体先端テクノロジーズ（セリート）創立時に出向、長崎大学工学部非常勤講師などを経験。
  現在、ナノフロント研究所代表として半導体技術コンサルタント、テクニカルライターとして活動。応用物理学会員。
  著書、「CDVハンドブック」（分担執筆、朝倉書店）、「図解入門よくわかる最新半導体製造装置の基本と仕組み」（秀和システム）など、多数執筆。
  

図解入門 よくわかる最新半導体プロセスの基本と仕組み(第3版)（秀和システム） の商品スペック