半導体の高次元化技術―貫通電極による3D/2.5D/2.1D実装 [単行本]

半導体の高次元化技術―貫通電極による3D/2.5D/2.1D実装 の 商品概要

• 目次

  第1章　TSV技術の開発
  　1.1　TSVの必要性
  　1.2　TSV開発の歴史と経緯
  　1.3　TSV技術の現状と問題点
  　第1章　参考文献
  第2章　TSVの作成プロセス
  　2.1　TSVの基本構造
  　2.2　半導体製造プロセス中のTSV作成ポイント
  　2.3　ビアミドルプロセスの概要
  　2.4　ビアミドルでの配線接続とビア突出
  　2.5　ビアミドルの頭出し
  　2.6　ビアラストでの配線接続
  　2.7　ビアファーストおよびトレンチファースト
  　2.8　ビアアフタースタックによるTSV作成
  　2.9　TSVのサプライチェーン
  　第2章　参考文献
  第3章　TSVチップの3D積層技術
  　3.1　チップ－チップ積層とは
  　3.2　チップ－ウエハ積層とは
  　3.3　チップ自動位置合わせ
  　3.4　ウエハ－ウエハ積層とは
  　3.5　W to Wプラットフォーム
  　3.6　チップのワーページ
  　3.7　3D，2.5Dデバイスの放熱構造
  　3.8　ワーページ軽減ボンディング
  　第3章　参考文献
  第4章　TSVを使ったワイドIOメモリシステム
  　4.1　メモリシステムとバンド幅
  　4.2　ワイドIOからワイドIO2へ
  　4.3　ワイドIOのフロアプランとメモリチップ
  　4.4　ワイドIO用のプロセッサチップ
  　4.5　ワイドIOの製造コストと歩留まりコスト
  　4.6　TSVサプライチェーンとモバイル市場
  　4.7　ワイドIOのバリーション
  　4.8　インターポーザ付きワイドIO
  　第4章　参考文献
  第5章　2.5DTSVチップ積層構造
  　5.1　2.5DワイドIOとワイドIO2
  　5.2　2.5D用Siインターポーザ
  　5.3　2Dチップ搭載2.5Dデバイス
  　5.4　高バンド幅メモリシステム
  　第5章　参考文献
  第6章　TSV－3Dメモリシステムの開発
  　6.1　次世代メモリシステム，ハイブリッドメモリキューブ
  　6.2　両面3D－FCメモリシステム
  　6.3　ローコストポリSi基板デバイス
  　6.4　2.5D－3D両面インターポーザ
  　第6章　参考文献
  第7章　新インターポーザと2.1Dデバイス
  　7.1　有機インターポーザの必要性
  　7.2　有機インターポーザの開発
  　7.3　ガラスインターポーザの登場
  　7.4　ガラスインターポーザのビア開孔
  　7.5　TGVのメタライズ
  　7.6　ガラスインターポーザの配線技術
  　7.7　期待される2.1Dガラスサブストレート
  　第7章　参考文献
  第8章　3D用マイクロバンプ，チップフィル，実装材料
  　8.1　TSVとマイクロバンプ
  　8.2　高さを保つピラーバンプ
  　8.3　3Dチップの保護用インターチップフィル
  　8.4　3D，2.5D用実装材料の開発
  　第8章　参考文献
  第9章　TSV関連の技術開発
  　9.1　TSVビア関連技術
  　9.2　粉体合金によるビア充填
  　9.3　ポリマー充填ビア
  　9.4　非充填オープンビア
  　9.5　ウエット成膜によるCuのビア充填
  　9.6　スカロップフリーとポリマー蒸着
  　9.7　Siパッケージによるコストダウン
  　第9章　参考文献
  索　引

• 内容紹介

  半導体を高次元化する技術の概要・特徴が理解でき、今後の技術動向と業界の展望について分かりやすく解説。半導体の3D、2.5D、2.1Dの加工方法、製作コスト、技術的課題をわかりやすくまとめたため、今後の研究開発・技術開発の指針となる。新しい技術であるワイドIO、ガラスインターポーザに関しても多くの情報を取り上げた。

• 著者紹介（「BOOK著者紹介情報」より）（本データはこの書籍が刊行された当時に掲載されていたものです）

  傳田 精一(デンダ セイイチ)
  工学博士。信州大学工学部卒業。通産省電気試験所主任研究官、サンケン電気常務取締役、コニカ常務取締役、エレクトロニクス実装学会名誉顧問、長野県工科短大客員教授、長野実装フォーラム名誉理事

半導体の高次元化技術―貫通電極による3D/2.5D/2.1D実装 の商品スペック